

Instruções:

– Preencha as respostas na folha de respostas em anexo

Questões

1) [2,5 pontos] Considere que os endereços mostrados abaixo são acessados sequencialmente por uma CPU de 32 bits conectada a 4 memórias (0 a 3) que, juntas, cobrem toda a faixa de endereçamento da CPU. Assumindo que as memórias possuem o mesmo tamanho, responda os itens a seguir.

Endereços:

a) Quantas vezes cada uma das memória é acessada?

0 0x01234567  
-2 0x89ABCDEF  
3 0xFEDCBA98  
-1 0x76543210  
0 0x1234AB00  
0 0x34AB0012  
-1 0x43BA0021  
-2 0xAB001234  
-1 0x5AA5A55A  
2 0x1807AFCC

b) Qual a faixa de endereçamento (considerando os endereços da CPU) de cada memória?

c) Qual o tamanho, em bytes, de cada memória?

– Não responda em forma de potência de ( $2^n$ ), use KB, MB, GB ou TB.

4 mem de 16b

b) Mem 0: 0x00000000 ~ 0x3FFFFFFF Mem 3: 0xC0000000 ~ 0xFFFFFFFF  
Mem 1: 0x40000000 ~ 0x7FFFFFFF  
Mem 2: 0x80000000 ~ 0xBFFFFFFF

2) [3,0 pontos] Considere o mesmo cenário da questão anterior, mas assuma que existe uma memória cache separada para cada memória, de forma que cada cache suporta apenas a faixa de endereçamento de sua respectiva memória. Todas as caches possuem um total de 64KB e 1024 linhas, com mapeamento direto. Para cada uma das caches, indique, em ordem de acesso, todas as linhas (em decimal) que forem alteradas e o valor final (não repita linhas) do campo TAG (em binário) dessas linhas.

3) [2,5 pontos] Dado um sistema com uma única memória cache de 32KB e 2048 bytes por linha, com mapeamento associativo por conjunto e 4 conjuntos, política de substituição LFU, com a linha vítima sendo a de menor índice quando houver mais de uma linha vítima possível, e responda os itens abaixo, considerando a mesma sequência de endereços mostrada na questão 1 e que a cache está inicialmente zerada.

a) Quantas são as linhas por conjunto? 4

b) Quantas vezes ocorre um cache-hit?

c) Se todos os acessos forem de escrita e a política de escrita for write-back, quantas linhas terão o bit  $d=1$  após o último acesso?

d) Quantas linhas terão o bit  $v=0$  após o último acesso?

e) Quais endereços correspondem, respectivamente, ao primeiro e ao último byte da última linha que foi trazida da memória (Responda em hexadecimal)?

4) [2,0 pontos] Corrija todas as afirmativas abaixo que estiverem incorretas:

a) Ambas as memórias SRAM e DRAM são voláteis. correta

b) As SDRAM são memórias DRAM estáticas e por isso não necessitam de refresh. Errado

c) O princípio de localidade temporal fundamenta o funcionamento da cache, referindo-se ao fato da CPU gastar menos tempo acessando a cache do que acessando a memória principal.

d) Um único módulo de E/S pode controlar mais de um dispositivo. ✓

e) Considerando a hierarquia de memória, as memórias com maior capacidade possuem um custo menor. ✓

f) Não ocorrem interrupções quando a transferência de dados dos módulos de E/S ocorre de forma programada ou por DMA. ✗

b)